PAT-NO:

JP359003984A

DOCUMENT-IDENTIFIER:

JP 59003984 A

TITLE:

SEMIONDUCTOR ELEMENT HAVING SUB

MOUNT

PUBN-DATE:

January 10, 1984

INVENTOR - INFORMATION:

NAME

NISHIZAWA, HIDEAKI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

SUMITOMO ELECTRIC IND LTD

N/A

APPL-NO:

JP57112036

APPL-DATE:

June 29, 1982

INT-CL (IPC): H01L033/00, H01L031/00, H01S003/18

US-CL-CURRENT: 257/99, 257/E33.066

ABSTRACT:

PURPOSE: To improve the reliability of a semiconductor element by reducing

strains applied on a semiconductor chip by a method wherein a semiconductor

element sub mount composed of crystal material of the same composition as that

of the substrate material for the semiconductor element chip is provided.

CONSTITUTION: The substrate material of a light emitting diode chip 1 the

semiconductor element is supposed as GaAs. The semiconductor element sub mount

13 wherein the front and back surfaces of GaAs single crystals are metallized

with Au is adhered on a header 2 with Au-Si alloy solder, the LED chip 1 is

die-bonded with Au-Sn alloy solder 3, and further an Au wire 4 is wire-bonded

to the LED chip 1 and external leads 5, resulting in the completion of assembly

of a LED. Since the semiconductor element chip is adhered on the sub mount

composed of material of the same composition as that of the substrate material

of the semiconductor chip, coefficients of thermal expansion are equal in both,

and therefore the strain due to temperature change does not generate.

COPYRIGHT: (C) 1984, JPO&Japio

⑩ 日本国特許庁 (JP)

①特許出願公開

[®] 公開特許公報 (A)

昭59-3984

 f)Int. Cl.³
H 01 L 33/00 31/00
H 01 S 3/18

識別記号

庁内整理番号 6666—5F 7021—5F 7377—5F 砂公開 昭和59年(1984)1月10日

発明の数 1 審査請求 未請求

(全 3 頁)

匈サブマウントを有する半導体素子

願 昭57-112036

願 昭57(1982)6月29日

⑫発 明 者 西沢秀明

20特

223出

大阪市此花区島屋1丁目1番3

号住友電気工業株式会社大阪製 作所内

⑪出 願 人 住友電気工業株式会社

大阪市東区北浜5丁目15番地

⑩代 理 人 弁理士 湯浅恭三 外2名

明 細 書

1. (発明の名称)

サプマウントを有する半導体器子

- 2. (特許請求の範囲)
- (1) ヘッター表面上に半導体素子チップの基準結晶と同じ組成の結晶から成る半導体素子チップ放熱用サブマウントを備えることを特徴とするサブマウントを有する半導体素子。
- (2) (1) において、前記サプマウントが II V 族化合物半導体結晶から成ることを特徴とするサプマウントを有する半導体素子。
- (3) (1)において、前配半導体素子チップが発光ダイオード、半導体レーザ、あるいは太陽電池から成ることを特徴とするサフマウントを有する半導体累子。
- 3. (発明の詳細な説明)

本発明は半導体素子チップとこのチップを取り付けるヘッターとの間に半導体案子チップの基板材料と同じ組成のサブマウントを設けた半導体案子に関する。

一般に、発光素子等の半導体素子の信頼性を向上させあるいは寿命を長くするために半導体素子の組立工程において及びその動作時に素子チップにかかる歪を低減することが重要である。

第1図は従来の発光ダイォードの構成を示す図 である。半導体累子として、TO-18型ヘッダ - にマウントされる発光ダイオードを例にとりそ の組立工程について説明する。まず、材質がFe-Ni-Co合金から成り金メッキが施されているTO - 1 8 型ヘッダー2を300℃に加熱し、その上 **KAU-Sn**系合金ハンダ (Sn 20ま)3を発光ダ イォードチップのマウント位置に第1図のように 配する。この Au-Sn 系合金ハンダ3の触点は 280℃であるからこのハンダ3は直ちに溶触す る。溶融しているハンダ8上に発光ダイオードチ ツ.プ1をマウントし冷却すると、 Au-Sn 系合金 ハンダ8が固まり、これによつて発光ダイオード チップ1とTO-18型ヘッダー2は接着される。 以上の工程をダイポンド工程という。次に、発光 タイオードチップ 1 と外部リード 5 とを Au 線 4

で接続して発光ダイオードの組立が完了する。この後、ヘッダー2上で発光ダイオードチップ1に対する気密封止又は樹脂封止が行なわれる場合があるが、ここでは必要がないので説明しない。

また、Au-Sn 系合金ハンダ 8 に代えてダイポント時に加熱及び冷却を必要としたい党担性硬化

第3図は本発明のサブマウントを有する半導体 累子の実施例を示す図である。半導体累子である 発光ダイオートチップ1の基板材料は第2図を参 照して脱明したようにGaAsであるとする。そこ で、GaAs単結晶の表裏にAuをメタライズした 大きさ1mm×1mm、厚さ400μmの半導体累子 樹脂等のダイボンド材を用いた場合には、ダイボンド時には以上述べたような歪はほとんど残留しないと考えられる。しかし、この場合には、発光ダイオードチンプ1が動作している時には50℃~100℃に発熱するために、発光ダイオードチンプ1とTO-18型ヘンダー2との熱膨張係数の差により応力が両者の界面に集中し、同様の歪が発生する欠点がある。

本発明の目的は、半導体素子チップに加わる歪を低減し半導体素子の信頼性を向上させるために、 半導体素子チップの基板材料と同じ組成の結晶材 料から成る半導体素子用サブマウントを設けた半 導体素子を提供することである。

以下に図面を参照して本発明について詳細に説明する。本発明に使用する半導体素子として発光 ダイオードを用いて本発明について説明する。

第2図は発光タイオードの構成を例示する断面図である。通常のエピタキシャル成長法によりGaAs 基板単結晶(厚さる00 μ m、Si ドープ、 $n=1\times10^{18}cm^{-3}$)6 上に順次に Gaa,Alo,As

用サプマウント13を発光ダイオードチップ1と TO-18型ヘッダー2との間に設ける。一般に、 素子とヘッダーの中間に位置し両者を結合する物 体をサプマウントという。半導体案子用サプマウ ント13がAu-Si系合金 ハンダによりTO-18型ヘッダー2に接着され、次にこの半導体業 子用サプマウント13上に Au-Sn 系 合金ハンダ 3により発光ダイオードチップ1がダイポントさ れ、更にAu 線もが発光ダイオードチップIと外 部リード5とにワイヤーポンドされて、発光ダイ オードの組立が完了する。 InP 基板を用いた InGaAsP系の架子に対しては InP 結晶をサプマ ウントとして使用する。すなわち、サフマウント の材料は発光素子チップの基板材料と同一の組成 の結晶材料であればよい。また、ダイポンド材料 としてAu-Ge 系合金、In 、更にはエポキン樹 脂、Ag ペースト等も使用できる。サブマウント の材料及びダイボンド材料共に材料に特別の制限 はない。発光素子等の半導体素子用サブマウント として単結晶以外に多結晶を用いることもできる。

本発明のサブマウントと従来のサブマウントと の相違について説明する。従来のサブマウントは 半導体素子の放熱性を改善することを目的として いる。つまり、ヘッダー2の表面上に例えば発光 **累子チップを直接ダイポンドするとヘッダー表面** の凸凹により発光架子チップ1とヘッダー2との 接触面積が小さくなり、発光緊子チップ1が発生 する熱の放熱性が悪いので、発光累子と密着性の 良いヒートシンクとしてサブマウントが用いられ ている。一般に、熱伝導の良さ、加工の容易さ及 び表面平坦性の良さからSiサプマウントが従来 使用されている。これに対し、本発明のサブマウ ントは半導体素子チップ1とヘッダー2との熱膨 張係数の差により半導体索子チップ1に加わる歪 を低波することを目的としている。例えば、GaAs の線膨張係数が 5.3 × 1 0 ⁻⁶ / ℃であるのに対し Si の線膨張係数は 2.6 × 1 0 ⁻⁰ / ℃であり、メ イポンド時にSiサプマウントとGaAs基板を用 いた発光素子との間に 5 × 1 0 ¹³ dyn/cm³ 程度の 応力が残留する。また、Ag 等の材料を用いたと

しても、ダイボンド時の歪及び動作時の歪は解消 されない。しかし、本発明に基づいて、半導体累 子チップの基板材料と同じ組成の材料から成るサ プマウント上に半導体累子チップを接着すれば、 熱膨張係数が両者共に同じであるから原理的には 温度変化による歪は発生しない。 GaAs等の Ⅲ-V族化合物半導体は加工の容易さ及び表面平坦性 の良さはSi に劣らない。

とのように、本発明は、ダイポンド時及び半導 体累子動作時に半導体素子チップに加わる歪を大 幅に低減させ、半導体素子の信頼性を向上するの に有効である。

本発明は、発光ダイオートに限らず、半導体レ ーザ、更には太陽電池等の受光素子にも広汎に適 用できる。

4. (図面の簡単な説明)

第1図は従来の発光ダイオードの構成を示す図、 第2図は発光ダイオードの構成を例示する断面図、 第3図は本発明のサプマウントを有する半導体素 子の実施例を示す図である。

1:発光ダイオードチップ

2 : T O - 1 8 型 ヘ ツ ダ - 3 : Au-Sn 系合金ハンダ

4 : Au 線

5:外部リード

6: GaAs 基板 7:第1のエピタキシャル層

8:第2のエピタキシャル層

9:第8のエピタキシャル層

10:第4のエピタキシャル層 11:n型電板

12:p型電極

13:サブマウント

特許出願人 住友電気工業株式会社 弁理士 (外2名)

